| 2010 |
Address Event Matching For A Silicon Retina Based Stereo Vision System
J. Kogler, C. Sulzbachner, F. Eibensteiner, M. Humenberger - Address Event Matching For A Silicon Retina Based Stereo Vision System - Proceedings of the 4th International Conference from Scientific Computing to Computational Engineering, Athens, Griechenland, 2010 |
| 2010 |
A Novel Verification Approach for Silicon Retina Stereo Matching Algorithms
C. Sulzbachner, J. Kogler, F. Eibensteiner - A Novel Verification Approach for Silicon Retina Stereo Matching Algorithms - Proceedings ELMAR 2010, Zadar, Kroatien, 2010 |
| 2010 |
A High-Performance System-on-a-Chip Architecture for Silicon-Retina-Based Stereo Vision Systems
F. Eibensteiner, A. Gschwandtner, M. Hofstätter - A High-Performance System-on-a-Chip Architecture for Silicon-Retina-Based Stereo Vision Systems - Proceedings of the 2010 IRAST International Congress on Computer Applications and Computational Science (CACS 2010), Singapore, Singapur, 2010 |
| 2009 |
Optimizing the Hardware Usage of Parallel FSMs
R. Findenig, F. Eibensteiner, M. Pfaff - Optimizing the Hardware Usage of Parallel FSMs - Proceedings of International Conference Computer Aided Systems Theory EUROCAST 2009, Las Palmas, Spanien, 2009, pp. 63-68 |
| 2009 |
SynPSL: Behavioral Synthesis of PSL Assertions
F. Eibensteiner, R. Findenig, M. Pfaff - SynPSL: Behavioral Synthesis of PSL Assertions - Proceedings of International Conference Computer Aided Systems Theory EUROCAST 2009, Las Palmas, Spanien, 2009, pp. 69-74 |
| 2009 |
RAM basiertes Entwurfskonzept für flächenoptimierte Multi-IP-Core-Designs
M. Hofstätter, G. Mayer, R. Findenig, F. Eibensteiner, M. Pfaff - RAM basiertes Entwurfskonzept für flächenoptimierte Multi-IP-Core-Designs - 3. Forschungsforum der Österreichischen Fachhochschulen, Villach, Österreich, 2009, pp. 147-151 |
| 2009 |
Vergleich skalierbarer Softcore-Prozessoren hinsichtlich Rechenleistung und Chipfläche
F. Pöschl, F. Eibensteiner, M. Bogner, R. Findenig - Vergleich skalierbarer Softcore-Prozessoren hinsichtlich Rechenleistung und Chipfläche - 3. Forschungsforum der Österreichischen Fachhochschulen, Villach, Österreich, 2009, pp. 152-157 |
| 2008 |
Echtzeit-Überwachung von Hard- und Software mit PSL
R. Findenig, F. Eibensteiner, M. Pfaff - Echtzeit-Überwachung von Hard- und Software mit PSL - Proceedings Austrochip 2008, Linz, Österreich, 2008, pp. 44-47 |
| 2007 |
Effiziente Hardware-Abbildung von PSL-Assertions
R. Findenig, M. Pfaff, F. Eibensteiner, J. Langer - Effiziente Hardware-Abbildung von PSL-Assertions - Tagungsband Austrochip 2007, Graz, Österreich, 2007, pp. 85-90 |
| 2007 |
Embedded Robotic Solution: Integrating Robotics Interfaces with a High-Level CPU in a System-on-a-Chip
F. Eibensteiner, R. Findenig, M. Pfaff, J. Langer, J. Tossold, W. Kubinger - Embedded Robotic Solution: Integrating Robotics Interfaces with a High-Level CPU in a System-on-a-Chip - Proceedings of International Conference Computer Aided Systems Theory EUROCAST 2007, Las Palmas, Spanien, 2007, pp. 1017-1024 |
